FPGA电路设计

3、FPGA电路设计

视频图像信号频率高、数据量大，要求实时处理，加之全彩大屏幕LED控制器实现的数字逻辑相当复杂，采用CPLD/FPGA设计控制电路，可以简化系统结构，便于调试。本文设计的扫描控制器应用于大屏幕全彩LED脱机视频播放系统中。其中涉及到视频信号的存储和读取、视频数据的传输和接收、灰度显示控制电路、LED点阵显示驱动电路等。本文主要对灰度显示控制电路进行讨论，控制对象为以红、绿、蓝三色LED组成的全彩静态显示屏。实现灰度显示控制器的FPGA内部电路结构如图1所示。

在LED显示屏扫描控制电路中，FPGA是其中最主要的逻辑控制器件，主要实现视频数据接收、非线性灰度校正和扫描信号产生功能。FP2GA内部各个电路模块相互协调运作，将数据输入和显示输出连接起来，实现LED显示屏的全彩视频播放。

作为一个独立的显示系统，普通的RS232、RS485总线方式已不能满足LED显示屏进行多媒体视频播放所要达到的高数据速率传输要求。以512×256的全彩显示屏为例，当要求系统换帧频率达到30Hz时，需要的数据传输速率高达94.4Mbps。因此，在系统设计中，视频数据的传输和接收采用RTL8201设计的100M以太网控制器来完成。

为了使视频播放连续平滑，在数据接收过程中不能打断显示，这里采用两组SRAM进行“乒乓操作”，使显示数据的接收存储和读取能够同时进行，从而实现视频数据流的无缝缓冲和处理，如图2所示。换帧信号FRAME_SWITCH是用来切换工作SRAM组的，该信号决定两组SRAM哪一组处于读状态，哪一组处于写入状态。RTL8201数据接收模块建立MII接口，实现与RTL8201的接口，把MII接口传送过来的半字节数据转换成为24位RGB数据，然后存储在SRAM里。RTL8201每接收完一帧显示数据，则对换帧信号FRAME_SWITCH进行求反，将两组SRAM的读写位置切换过来，使显示屏显示最新接收到的帧数据，从而实现换帧操作。

由于LED显示屏包含4列相互独立的显示模块，因此扫描控制电路需要提供4路RGB数据输出接口，在图1中表示为RGB0～RGB3。

CLOCK_OUT为移位时钟信号输出端口，RGB0～RGB3在该时钟的上升沿有效，各个端口的红、绿、蓝三色显示数据通过时钟脉冲信号分别逐位移入驱动芯片的显示缓存。LATCH信号为串行数据输出结束后需要进行显示刷新时的锁存脉冲。EN为灰度控制信号，当EN有效时，LED可以随输入数据的0、1状态熄灭或者点亮，其有效时间宽度对应为表2所示的点亮时间。

EN信号产生模块为实现灰度图像显示的重要模块，该模块将输入的位计数值转换成为对应位的点亮时间，并进行相应时间长度的亮度控制。

在本设计中，输入的灰度信号为256级，考虑到反γ非线性校正过程引起的灰度损失，将输出的灰度级别定义为1024级，因此需要得到10位灰度数据各个位对应的点亮时间。依据“灰度实现原理”，10位灰度数据各个数据位对应的点亮时间从D0～D9分别从1T倍增为512T，点亮总时间为1023T。

由于驱动板中驱动芯片有二级缓存功能，所以更新数据和点亮LED这两个控制过程可以部分重叠，从而得到图3所示的LED显示屏灰度控制流程。更新第0位数据时点亮时间为512T、更新第1位数据时点亮时间为1T...依次类推，更新第n位数据时，控制点亮的时间为上一次所更新的位所需要的点亮时间。

讨论了一种大屏幕全彩LED显示屏设计的扫控制器设计方案，通过对“19场扫描”实现方法的分析，针对其不足之处，提出了一种新式的逐位点亮灰度控制方法。该控制方法使得在全彩LED显示屏的设计中，可以在LED的发光效率和刷新率之间进行灵活的调整。本设计采用FP2GA控制芯片为设计平台来完成扫描控制电路的实现，借助EDA开发工具，降低了驱动电路的设计难度，缩短了项目的开发周期。

（编辑：daisy）